ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

΄΄Λάμπρος ΜπισδούνηςΔιπλ. Ηλεκτρολόγος ΜηχανικόςΔιδάκτωρ Πανεπιστημίου Πατρών

XANIA - 2001

- Εισαγωγή στις τεχνικές εξομοίωσης και μοντελοποίησης κυκλωμάτων CMOS VLSI.
- Αντικείμενο της παρουσίασης.
- Χρονική απόκριση και κατανάλωση ενέργειας αντιστροφέα CMOS.
- Τεχνικές αναγωγής λογικών πυλών CMOS σε ισοδύναμους αντιστροφείς.
- Συμπεράσματα.

- Στο παρελθόν, η επαλήθευση (verification) ενός ηλεκτρονικού κυκλώματος γινόταν με τη διαδικασία του "bread-boarding".
- Η ολοκλήρωση μεγάλου αριθμού τρανζίστορ σε ένα κύκλωμα πυριτίου (chip), καθιστά απαραίτητη τη χρήση εργαλείων εξομοίωσης (CAD tools).
- Η εξομοίωση πρέπει να παρέχει ακρίβεια και ταχύτητα.
- Για την αποδοτική εξομοίωση των κυκλωμάτων VLSI στα διάφορα επίπεδα της διαδικασίας σχεδιασμού, απαιτούνται αρκετοί τύποι εξομοίωσης:
 - Εξομοίωση σε επίπεδο συμπεριφοράς (behavioral level)
 - Εξομοίωση σε επίπεδο καταχωρητή (RTL level)
 - Λογική εξομοίωση σε επίπεδο πύλης ή διακόπτη (gate or switch level)
 - Χρονική εξομοίωση (timing simulation)
 - Κυκλωματική εξομοίωση (circuit simulation)

Εισαγωγή

 Όσο μετακινούμαστε προς τα κάτω στην ιεραρχία, η ακρίβεια της εξομοίωσης αυξάνεται με συνέπεια όμως τη μείωση της ταχύτητάς της.



- Οι βασικοί τρόποι μοντελοποίησης χρονικής απόκρισης και κατανάλωσης ενέργειας κυκλωμάτων που χρησιμοποιούνται σε επίπεδο πύλης και διακόπτη είναι:
 - Μοντελοποίηση με χρήση πινάκων αναφοράς
 - Μοντελοποίηση με εμπειρικές εξισώσεις
 - Μοντελοποίηση με ισοδύναμα κυκλώματα RC
 - Μοντελοποίηση με βάση ανάλυση της απόκρισης του αντιστροφέα CMOS
- Αντικείμενο της παρουσίασης αποτελεί η μοντελοποίηση κυκλωμάτων CMOS
 - με βάση την ανάλυση της απόκρισης του αντιστροφέα CMOS,
 - σε συνδυασμό με τεχνικές αναγωγής πυλών σε ισοδύναμους αντιστροφείς.
- Οι τεχνικές μοντελοποίησης που βασίζονται στην ανάλυση του αντιστροφέα παρέχουν υψηλή ακρίβεια με μικρούς χρόνους υπολογισμού (περίπου 2 τάξεις μεγέθους μικρότερους από τους κυκλωματικούς εξομοιωτές).

- Ανάπτυξη αναλυτικών μοντέλων χρονικής απόκρισης και κατανάλωσης ενέργειας του αντιστροφέα CMOS.
- Από τη μοντελοποίηση της χρονικής απόκρισης προκύπτουν αναλυτικές εκφράσεις για την καθυστέρηση και το χρόνο μετάβασης της τάσης εξόδου του αντιστροφέα.
- Η δυναμική κατανάλωση ενέργειας εξαρτάται μονάχα από το χωρητικό φορτίο και την τάση τροφοδοσίας και είναι εύκολο να αναλυθεί.
- Έτσι, δίνεται έμφαση στον υπολογισμό της κατανάλωσης ενέργειας βραχυκυκλώματος, που εξαρτάται από το χρόνο μετάβασης εισόδου, την τάση τροφοδοσίας, το φορτίο εξόδου και τα εσωτερικά χαρακτηριστικά του αντιστροφέα.
- Κατά την ανάπτυξη των μοντέλων, αποφεύγεται η χρήση αριθμητικών μεθόδων και δεδομένων που προέρχονται από προγενέστερες κυκλωματικές εξομοιώσεις, έτσι ώστε οι εκφράσεις που προκύπτουν να είναι απλές και να οδηγούν σε μικρό χρόνο υπολογισμού.

- Τα προτεινόμενα αναλυτικά μοντέλα παρουσιάζουν αυξημένη ακρίβεια επειδή εκτός από τις κύριες επιδράσεις:
 - της κλίσης κυματομορφής εισόδου
 - του χωρητικού φορτίου
 - και του ρεύματος του τρανζίστορ φόρτισης ή εκφόρτισης,

συμπεριλαμβάνουν και τις επιδράσεις:

- του ρεύματος βραχυκυκλώματος
- και της χωρητικότητας σύζευξης
 εισόδου εξόδου



 Η ακρίβεια αλλά και η ταχύτητα υπολογισμού του μοντέλου εξαρτάται από τις εξισώσεις που χρησιμοποιούνται για το ρεύμα υποδοχής των τρανζίστορ, οι οποίες πρέπει να είναι έγκυρες για τρανζίστορ μικρού μήκους καναλιού (submicron transistors).

- Ανάπτυξη μεθοδολογίας αναγωγής λογικών πυλών σε ισοδύναμους αντιστροφείς.
- Η αναγωγή βασίζεται στην ανάλυση της δυναμικής συμπεριφοράς των σειριακά και παράλληλα συνδεδεμένων τρανζίστορ, όταν λειτουργούν ως κλάδος φόρτισης ή εκφόρτισης του κόμβου εξόδου και ως κλάδος βραχυκυκλώματος.
- Κατά την αναγωγή λαμβάνονται υπόψη οι επιδράσεις:
 - του χωρητικού φορτίου εξόδου,
 - του χρόνου μετάβασης των εισόδων,
 - του αριθμού των εισόδων που βρίσκονται υπό μετάβαση,
 - της θέσης των εισόδων που βρίσκονται υπό μετάβαση,
 - του φαινομένου σώματος (body effect),
 - και των χωρητικοτήτων των εσωτερικών κόμβων.

 Φαινόμενο κορεσμού ταχύτητας φορέων (velocity saturation effect) σε τρανζίστορ υπομικρομέτρου (submicron transistors): Μη γραμμική σχέση μεταξύ της ταχύτητας φορέων και του ηλεκτρικού πεδίου καναλιού



• Το ρεύμα υποδοχής στην περιοχή κορεσμού δεν περιγράφεται με ακρίβεια χρησιμοποιώντας κλασσικές τετραγωνικές εξισώσεις όπου $I_D \sim (V_{GS} - V_{TH})^2$

 Μοντελοποίηση του φαινομένου κορεσμού ταχύτητας φορέων με την εισαγωγή του δείκτη κορεσμού ταχύτητας φορέων α (α-power law MOS model):

$$\begin{split} I_{D} &= I_{DO} \left(\frac{V_{GS} - V_{T}}{V_{DD} - V_{T}} \right)^{\alpha}, \quad V_{DS} > V'_{DO} \quad \text{Περιοχή κορεσμού} \\ I_{D} &= \frac{I_{DO}}{V_{DO}} \left(\frac{V_{GS} - V_{T}}{V_{DD} - V_{T}} \right)^{\alpha / 2} V_{DS}, \quad V_{DS} \leq V'_{DO} \quad \text{Γραμμική περιοχη} \end{split}$$



$$I_{DO}$$
: I_D για $V_{GS} = V_{DS} = V_{DD}$

$$V_{DO}: V_{DS}$$
 gia $V_{GS} = V_{DD}$

$$V'_{DO} = V_{DO} \left(\frac{V_{GS} - V_T}{V_{DD} - V_T} \right)^{\alpha/2}$$

ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

$$V_{in} = \begin{cases} 0, & t \leq 0 \\ V_{DD} \cdot (t/\tau), & 0 < t \leq \tau \\ V_{DD}, & t > \tau \end{cases}$$

$$-C_{L}\frac{dV_{out}}{dt} + C_{M}\left(\frac{dV_{in}}{dt} - \frac{dV_{out}}{dt}\right) + I_{p} - I_{n} = 0$$

$$\frac{dV_{out}}{dt} = \begin{cases} \frac{I_p - I_n}{C_L + C_M}, & t \le 0 \ \dot{\eta} \ t > \tau \\\\ \frac{c_m V_{DD}}{\tau} + \frac{I_p - I_n}{C_L + C_M}, & 0 < t \le \tau \end{cases}$$



$$c_{\rm m} = \frac{C_{\rm M}}{C_{\rm L} + C_{\rm M}}$$



ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

ΚΑΤΗΓΟΡΙΑ Α: ΓΡΗΓΟΡΕΣ ΕΙΣΟΔΟΙ

 $A_{lp} = \frac{k_{lp} \tau}{V_{DD} (C_{L} + C_{DD})}$ **Περιοχή 1**, $0 \le x \le n$: NMOS $\rightarrow \alpha \pi o \kappa o \pi \eta$, PMOS $\rightarrow \gamma \rho \alpha \mu \mu \kappa \eta$

• $V_{GSP} = V_{TN} / 2$ $u_{out} = 1 + c_m y_n^{-1} \left(1 - e^{-y_n x} \right), \quad y_n = A_{lp} \left(1 - p - \frac{n}{2} \right)^{\frac{\alpha p}{2}}, \quad k_{lp} = \frac{I_{D0p}}{u_{don} \left(1 - p \right)^{\alpha p/2}}$

Περιοχή 2, $n \le x \le x_{satp}$: NMOS $\rightarrow \pi$ εριοχή κόρου, PMOS $\rightarrow \gamma \rho \alpha \mu \mu$ ική περιοχή

• Γραμμική προσέγγιση του ρεύματος του PMOS: $I_p = I_{pmin} + S(x - n)$



$$u_{out} = 1 + c_m(x - n + R) + I_{pmin} d(x - n) + [S d(x - n)^2 / 2] - [A_{sn}(x - n)^{\alpha_n + 1}] / (\alpha_n + 1)$$

$$A_{sn} = \frac{k_{sn} \tau}{V_{DD} (C_L + C_M)} \qquad k_{sn} = \frac{I_{D0n}}{(1-n)^{\alpha_n}} \qquad d = \frac{\tau}{V_{DD} (C_L + C_M)} \qquad R = y_n^{-1} (1 - e^{-ny_n})$$

• <u>Συνθήκη κόρου PMOS</u>:1 – $u_{out} = u'_{dop}$. Το σημείο x_{satp} υπολογίζεται με τη βοήθεια αναπτυγμάτων Taylor δευτέρου βαθμού των u_{out} και u'_{dop} στο σημείο x = 1 - n - p.

Περιοχή 3, $x_{satp} \le x \le 1-p$, NMOS, PMOS $\rightarrow \pi$ εριοχή κόρου

$$u_{out} = u_{23} + c_m x - \frac{A_{sn}}{\alpha_n + 1} (x - n)^{\alpha_n + 1} - \frac{A_{sp}}{\alpha_p + 1} (1 - x - p)^{\alpha_p + 1}$$

Περιοχή 4, $1-p \le x \le 1$, NMOS \rightarrow περιοχή κόρου, PMOS \rightarrow περιοχή αποκοπής

$$u_{out} = u_{23} + c_m x - \frac{A_{sn}}{\alpha_n + 1} (x - n)^{\alpha_n + 1}$$

Περιοχή 5Α, $1 \le x \le x_{satn}$, NMOS \rightarrow περιοχή κόρου, PMOS \rightarrow περιοχή αποκοπής

$$u_{out} = u_{23} + c_m - \frac{A_{sn}}{\alpha_n + 1} (1 - n)^{\alpha_n + 1} - A_{sn} (1 - n)^{\alpha_n} (x - 1)$$

ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

<u>Περιοχή 6</u>, $x \ge x_{satn}$, NMOS \rightarrow γραμμική περιοχή, PMOS \rightarrow περιοχή αποκοπής $u_{out} = u_{don} e^{-A_{ln}(1-n)^{\alpha_n/2}(x-x_{satn})}, A_{ln} = \frac{k_{ln} \tau}{V_{DD}(C_L + C_M)}$

• Το x_{satn} υπολογίζεται από την έκφραση της u_{out} στην Περιοχή 5Α για $u_{out} = u_{don}$

ΚΑΤΗΓΟΡΙΑ Β: ΑΡΓΕΣ ΕΙΣΟΔΟΙ

Περιοχή 5B, $x_{satn} \le x \le 1$, NMOS \rightarrow γραμμική περιοχή, PMOS \rightarrow κόρος, αποκοπή

Αμελητέα επίδραση του I_p στο διάστημα $x_{satn} ≤ x ≤ 1-p$

$$u_{out} = u_{satn} e^{-\frac{2A_{ln}}{\alpha_n + 2} \left[(x-n)^{(\alpha_n + 2)/2} - (x_{satn} - n)^{(\alpha_n + 2)/2} \right]}, \quad u_{satn} = u_{don} \left(\frac{x_{satn} - n}{1 - n} \right)^{\frac{\alpha_n}{2}}$$

Περιοχή 6, $x \ge 1$, NMOS \rightarrow γραμμική περιοχή, PMOS \rightarrow περιοχή αποκοπής

$$u_{out} = u_{[1]} e^{-A_{\ln}(1-n)\alpha_n/2} (x-1)$$

• Το x_{satn} υπολογίζεται από την έκφραση της u_{out} στην Περιοχή 4 ή 3 για $u_{out} = u'_{don}$ με τη βοήθεια αναπτυγμάτων Taylor δευτέρου βαθμού

Καθυστέρηση του αντιστροφέα: $t_{DHL} = t_{0.5} - (\tau/2) = x_{0.5} \tau - (\tau/2)$

Υποκατηγορία Α₁: Περιοχή 5Α

$$x_{0.5} = \frac{c_m + u_{23} - 0.5}{A_{sn}(1 - n)^{\alpha_n}} + \frac{\alpha_n + n}{\alpha_n + 1}$$

Κατηγορία Α: Περιοχή 5Α αν $u_{[1]} ≥ 0.5$ και Περιοχή 4 αν $u_{[1]} ≤ 0.5$

$$\mathbf{x}_{0.5} = \frac{-\mathbf{y}_1 - \sqrt{\mathbf{y}_1^2 - 2\mathbf{y}_2(2\mathbf{y}_0 - 1)}}{2\mathbf{y}_2}$$

Κατηγορία Β: Περιοχή 4 αν $u_{[1-p]} ≥ 0.5$ και Περιοχή 3 αν $u_{[1-p]} ≤ 0.5$

$$\mathbf{x}_{0.5} = \frac{-\mathbf{w}_1 - \sqrt{\mathbf{w}_1^2 - 2\mathbf{w}_2(2\mathbf{w}_0 - 1)}}{2\mathbf{w}_2}$$

Υποκατηγορία Β₁: Περιοχή 3

 y_i και w_i : συντελεστές αναπτύγματος Taylor της u_{out} στις περιοχές 4 και 3 αντίστοιχα.



Κατανάλωση ενέργειας αντιστροφέα CMOS:

- Στατική (ρεύμα διαρροής διάχυσης-υποστρώματος, υποκατωφλίου, πύλης)
- Δυναμική (φόρτιση και εκφόρτιση χωρητικού φορτίου)
- Βραχυκυκλώματος (αγώγιμο μονοπάτι V_{DD} -γείωση κατά τη μεταγωγή)



ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

Κατανάλωση ενέργειας βραχυκυκλώματος: Συμπεριλαμβάνονται οι επιδράσεις της C_M και του ρεύματος διαμέσου της C_{gs} του τρανζίστορ βραχυκυκλώματος:



ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS









Αναγωγή στατικών πυλών σε ισοδύναμους αντιστροφείς

- Η αναγωγή περιλαμβάνει τη μοντελοποίηση:
 - των σειριακά συνδεδεμένων τρανζίστορ όταν λειτουργούν ως κλάδος
 φόρτισης ή εκφόρτισης της εξόδου των πυλών
 - των σειριακά συνδεδεμένων τρανζίστορ όταν λειτουργούν ως κλάδος
 βραχυκυκλώματος των πυλών
 - των παράλληλα συνδεδεμένων τρανζίστορ
 - και της περίπτωσης χρονικά επικαλυπτόμενων εισόδων
- Κατά την αναγωγή λαμβάνονται υπόψη οι επιδράσεις:
 - του χωρητικού φορτίου εξόδου
 - του χρόνου μετάβασης των εισόδων
 - του αριθμού των εισόδων που βρίσκονται υπό μετάβαση
 - της θέσης των εισόδων που βρίσκονται υπό μετάβαση
 - του φαινομένου σώματος (body effect)
 - και των χωρητικοτήτων των εσωτερικών κόμβων

Εναλλακτικές εξισώσεις μοντέλου δύναμης α που περιέχουν το πλάτος καναλιού:
 Περιοχή κόρου:

$$I_D = P_C (W/L) (V_{GS} - V_T)^{\alpha}, V_{DS} > V'_{DO}$$

Γραμμική περιοχή:

$$I_{D} = P_{L}(W/L) (V_{GS} - V_{T})^{\alpha/2} V_{DS}, V_{DS} \le V_{DO}'$$
$$V_{DO}' = P_{V} (V_{GS} - V_{T})^{\alpha/2}$$

- Φαινόμενο σώματος (body effect): $V_{T} = V_{TO} + \gamma \left(\sqrt{2\phi_{b} + V_{SB}} - \sqrt{2\phi_{b}} \right) \longrightarrow$ $V_{T} = V_{TO} + \gamma_{1} V_{SB}$
- Αναλύεται μια NAND πύλη N–εισόδων. Οι NOR πύλες αναλύονται συμμετρικά.
- Αρχικά εξετάζεται η χειρότερη (από άποψη καθυστέρησης) περίπτωση: ταυτόχρονες μεταβάσεις σε όλες τις εισόδους.



- t_{ON} : χρόνος έναρξης αγωγής αλυσίδας
 V_{ON} : τάση κόμβου Α για $t = t_{ON}$
- M_1 : περιοχή κόρου έως $t = t_{satn1}$ και στη συνέχεια γραμμική περιοχή
- M₂ M_N: μόνιμα στη γραμμική περιοχή
- Περιοχή οροπεδίου [τ, t_{satn1}] όταν t_{satn1} ≥ τ (μετάβαση εισόδων ταχύτερη από μετάβαση εξόδου)
- Η V_A θεωρείται γραμμική στο διάστημα [t_{ON} , τ]:

$$V_{A} = V_{ON} + \left(\frac{V_{P} - V_{ON}}{\tau - t_{ON}}\right) (t - t_{ON})$$



Για να υπολογιστεί το W_{eq} πρέπει πρώτα να υπολογιστούν η τάση οροπεδίου V_P και οι τιμές t_{ON} και V_{ON} .



• Υπολογισμός t_{ON} και V_{ON} :



ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

- Υπολογισμός W_{eq} : Δύο περιπτώσεις $\rightarrow t_{satn1} \ge \tau$ και $t_{satn1} \le \tau$.
 - Περίπτωση 1:

$$V_{out} - V_{P} = P_{V} \left[V_{DD} - V_{TOn} - (1 + \gamma_{1}) V_{P} \right]^{\alpha_{1}/2}$$

Περίπτωση 2:



ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

- Επίδραση αριθμού και θέσης εισόδων υπό μετάβαση:
 - Τα τρανζίστορ με μετάβαση στην είσοδο παρουσιάζουν μικρότερη αγωγιμότητα από εκείνα που είναι σε κατάσταση μόνιμης αγωγής (λόγω μικρότερης V_G).
 - Όταν η μετάβαση εισόδων είναι αρκετά ταχύτερη από τη μετάβαση εξόδου, η περίπτωση μετάβασης στις εισόδους που βρίσκονται πλησιέστερα στην έξοδο παρουσιάζει γρηγορότερη εκφόρτιση (λόγω των εσωτερικών χωρητικοτήτων).
 - Όσο η μετάβαση εισόδων γίνεται βραδύτερη από εκείνη της εξόδου, η περίπτωση μετάβασης σε εισόδους κοντά στη γείωση οδηγεί σε γρηγορότερη εκφόρτιση, λόγω της μικρότερης V_T και της μεγαλύτερης V_{GS} των αντίστοιχων τρανζίστορ.
 - ♦ Οι κυματομορφές εξόδου για διάφορους συνδυασμούς μεταβάσεων εισόδων παρουσιάζουν παράλληλη μετατόπιση ανάλογα με τις εισόδους υπό μετάβαση.
 Συνεπώς → W_{eq} = m × W_{eq}-worst (m >1). Ο συντελεστής m εξαρτάται από:
 - Θέση και αριθμό εισόδων υπό μετάβαση
 - Σχέση κυματομορφών εισόδου και εξόδου $\rightarrow G = (I_{DON} \tau) / (C_L V_{DD}).$

 $W: 1/W = 1/W_1 + \dots + 1/W_N$

Κυκλωματικές εξομοιώσεις έχουν δείξει ότι ο m εξαρτάται εκθετικά από το G:

$$m = m_{vf} + (m_{vs} - m_{vf}) [1 - e^{-d(G - 0.2)}]$$



- Υπολογισμός ισοδύναμης εισόδου για χρονικά επικαλυπτόμενες εισόδους:
 - Η ισοδύναμη είσοδος καθορίζεται από τον κλάδο που μεταφέρει το ρεύμα φόρτισης ή εκφόρτισης και το ρεύμα βραχυκυκλώματος. Η ταχύτητα φόρτισης ή εκφόρτισης καθορίζεται κυρίως από τις εισόδους με την πιο αργή μετάβαση.
 - Ισοδύναμος χρόνος εκκίνησης: $t_0 = max (t_1, t_2, ..., t_N)$. Οι είσοδοι (k) που έχουν ξεπεράσει τα $2/3V_{DD}$ όταν η μετάβαση που τελειώνει τελευταία φτάνει στο λογικό κατώφλι $V_{DD}/2$, θεωρούνται σταθερές στη τιμή V_{DD} . Ισοδύναμος χρόνος μετάβασης:

$$\tau = \frac{\sum_{i=1}^{m} \left(1 - \frac{V_i [t = t_0]}{V_{DD}} \right) (t_{endi} - t_0)}{m}$$

Σειριακά τρανζίστορ ως κλάδος βραχυκυκλώματος

 Με εξαίρεση των εσωτερικών χωρητικοτήτων, η τάση εξόδου δεν εξαρτάται από τη θέση των υπό V_{in1}
 μετάβαση εισόδων, αλλά μόνο από το πλήθος τους

$$W_{eq} = q W_L, \qquad \frac{1}{W_L} = \frac{1}{W_1} + \frac{1}{W_2} + \dots + \frac{1}{W_N}.$$

Αριθμος	C	
εισόδων	Αριθμός εισόδων	
υπό μετάβαση	3	2
1	1.72	1.58
2	1.31	1.11
3	1.08	

 Λόγω των εσωτερικών χωρητικοτήτων η φόρτιση είναι αργότερη για μετάβαση εισόδων που βρίσκονται κοντά στη γείωση. (C'_L = C_L + C_O)

$$C_{O} = \left(\sum_{i=1}^{k} r_{i} C_{i}\right) - r_{k} C_{gdk}, r_{i} = \frac{N+1-i}{N}$$
$$C_{i} = C_{gdi} + C_{gsi-1} + C_{ni}$$



k: υποδοχή του 1ου τρανζίστορ Μ_k με μετάβαση στην είσοδο

Ισοδύναμη χωρητικότητα σύζευξης εισόδου–εξόδου:



$$\mathrm{C}_{\mathrm{MN}} = \sum_{i=1}^{m} \mathrm{C}_{\mathrm{MN}\,i}$$

m: αριθμός εισόδων υπό μετάβαση

$$C_{MNk} = r_k C_{gdk} + r_{k+1} C_{gsk}$$

$$r_k = \frac{N+1-k}{N}$$

k: ακροδέκτης υποδοχής του τραν-ζίστορ (M_k) με μετάβαση στην είσοδο

 Η ισοδύναμη χωρητικότητα εισόδου-γείωσης (ή τροφοδοσίας γείωσης όταν πρόκειται για PMOS) που απαιτείται για τον υπολογισμό της ενέργειας βραχυκυκλώματος υπολογίζεται με παρόμοιο τρόπο.

- $W_{eq} = \sum_{i=1}^{m} W_i$, $m \le N$: αριθμός των τρανζίστορ με μετάβαση στην είσοδο.
- Για χρονικά επικαλυπτόμενες μεταβάσεις εισόδων: $W_{eq} = \sum_{i=1}^{m} S_i W_i$
- S_i = 0: για τρανζίστορ των οποίων η είσοδος αρχίζει να μεταβαίνει μετά το χρονικό σημείο όπου η είσοδος με την ταχύτερη μετάβαση φτάνει στην τελική της τιμή.
- Η φόρτιση ή εκφόρτιση αρχίζει με την έναρξη μετάβασης σε μια είσοδο.
 Ισοδύναμος χρόνος εκκίνησης: t₀ = min (t₁, t₂, ..., t_m)
- Το τρανζίστορ με την ταχύτερη μετάβαση στην είσοδο έχει τη μεγαλύτερη συμμετοχή στη φόρτιση ή εκφόρτιση. $\tau = \min(t_{end1} - t_0, t_{end2} - t_0, ..., t_{endm} - t_0)$
- Το W_{eq} είναι μια μη γραμμική συνάρτηση των χρόνων μετάβασης των m εισόδων που προσεγγίζεται από μια εκθετική συνάρτηση:

$$S_i = e^{-1.5 [(t_{endi} - t_0) - \tau]}$$

- Για το τρανζίστορ με την ταχύτερη μετάβαση $S_i = 1$ ενώ για τα υπόλοιπα $S_i < 1$.
- Κλάδος βραχυκυκλώματος: W_{eq} χωρίς S_i αλλά με ισοδύναμη είσοδο από σειριακά τρανζίστορ.

Χρονική απόκριση πυλών



Χρονική απόκριση πυλών



Καθυστέρηση πυλών







- Αναπτύχθηκαν αναλυτικά μοντέλα χρονικής απόκρισης και κατανάλωσης ενέργειας του αντιστροφέα CMOS, για τεχνολογίες υπομικρομέτρου.
- Με βάση την μοντελοποίηση της χρονικής απόκρισης, παράχθηκαν αναλυτικές εκφράσεις για την καθυστέρηση και το χρόνο μετάβασης εξόδου του αντιστροφέα.
- Δόθηκε έμφαση στη μοντελοποίηση της κατανάλωσης ενέργειας βραχυκυκλώματος, που εξαρτάται από το χρόνο μετάβασης εισόδου, την τάση τροφοδοσίας, το χωρητικό φορτίο και τα εσωτερικά χαρακτηριστικά του αντιστροφέα.
- Με σκοπό την αυξημένη ακρίβεια, συμπεριλήφθησαν οι επιδράσεις του ρεύματος βραχυκυκλώματος και της χωρητικότητας σύζευξης εισόδου-εξόδου.
- Με σκοπό το μειωμένο χρόνο υπολογισμού, αποφεύχθηκε η χρήση αριθμητικών μεθόδων και δεδομένων από προγενέστερες κυκλωματικές εξομοιώσεις.
- Αναπτύχθηκε μεθοδολογία αναγωγής στατικών πυλών CMOS σε ισοδύναμους αντιστροφείς, η οποία βασίστηκε στην ανάλυση της δυναμικής συμπεριφοράς των σειριακά και παράλληλα συνδεδεμένων τρανζίστορ.
- Κατά την αναγωγή συμπεριλήφθησαν οι επιδράσεις όλων των σημαντικών παραγόντων που επηρεάζουν τη λειτουργία των στατικών πυλών.

- Μοντελοποίηση σύνθετων στατικών πυλών CMOS που περιλαμβάνουν συνδυασμό από σειριακά και παράλληλα συνδεδεμένα τρανζίστορ, στους κλάδους φόρτισης ή εκφόρτισης και βραχυκυκλώματος.
- Μοντελοποίηση πυλών δυναμικής λογικής (π.χ. Domino logic).
- Μοντελοποίηση στατικών πυλών που αποτελούνται από τρανζίστορ περάσματος (pass transistors).
- Μοντελοποίηση επίδρασης των γραμμών σύνδεσης στη χρονική απόκριση των πυλών, για τεχνολογίες πολύ μικρού μήκους καναλιού (deep-submicron technologies).