

---

# ΜΟΝΤΕΛΟΠΟΙΗΣΗ ΧΡΟΝΙΚΗΣ ΑΠΟΚΡΙΣΗΣ ΚΑΙ ΚΑΤΑΝΑΛΩΣΗΣ ΕΝΕΡΓΕΙΑΣ ΚΥΚΛΩΜΑΤΩΝ CMOS

Λάμπρος Μπισδούνης

Διπλ. Ηλεκτρολόγος Μηχανικός  
Διδάκτωρ Πανεπιστημίου Πατρών

# Οργάνωση της παρουσίασης

---

- Εισαγωγή στις τεχνικές εξομοίωσης και μοντελοποίησης κυκλωμάτων CMOS VLSI.
- Αντικείμενο της παρουσίασης.
- Χρονική απόκριση και κατανάλωση ενέργειας αντιστροφεία CMOS.
- Τεχνικές αναγωγής λογικών πυλών CMOS σε ισοδύναμους αντιστροφείς.
- Συμπεράσματα.


# Εισαγωγή

---

- Στο παρελθόν, η επαλήθευση (verification) ενός ηλεκτρονικού κυκλώματος γινόταν με τη διαδικασία του “bread-boarding”.
- Η ολοκλήρωση μεγάλου αριθμού τρανζίστορ σε ένα κύκλωμα πυριτίου (chip), καθιστά απαραίτητη τη χρήση εργαλείων εξομοίωσης (CAD tools).
- Η εξομοίωση πρέπει να παρέχει ακρίβεια και ταχύτητα.
- Για την αποδοτική εξομοίωση των κυκλωμάτων VLSI στα διάφορα επίπεδα της διαδικασίας σχεδιασμού, απαιτούνται αρκετοί τύποι εξομοίωσης:
  - ◆ Εξομοίωση σε επίπεδο συμπεριφοράς (behavioral level)
  - ◆ Εξομοίωση σε επίπεδο καταχωρητή (RTL level)
  - ◆ Λογική εξομοίωση σε επίπεδο πύλης ή διακόπτη (gate or switch level)
  - ◆ Χρονική εξομοίωση (timing simulation)
  - ◆ Κυκλωματική εξομοίωση (circuit simulation)

# Εισαγωγή

- Όσο μετακινούμαστε προς τα κάτω στην ιεραρχία, η ακρίβεια της εξομοίωσης αυξάνεται με συνέπεια όμως τη μείωση της ταχύτητάς της.



# Εισαγωγή

---

- Οι βασικοί τρόποι μοντελοποίησης χρονικής απόκρισης και κατανάλωσης ενέργειας κυκλωμάτων που χρησιμοποιούνται σε επίπεδο πύλης και διακόπτη είναι:
  - ◆ Μοντελοποίηση με χρήση πινάκων αναφοράς
  - ◆ Μοντελοποίηση με εμπειρικές εξισώσεις
  - ◆ Μοντελοποίηση με ισοδύναμα κυκλώματα RC
  - ◆ Μοντελοποίηση με βάση ανάλυση της απόκρισης του αντιστροφέα CMOS
- Αντικείμενο της παρουσίασης αποτελεί η μοντελοποίηση κυκλωμάτων CMOS
  - ◆ με βάση την ανάλυση της απόκρισης του αντιστροφέα CMOS,
  - ◆ σε συνδυασμό με τεχνικές αναγωγής πυλών σε ισοδύναμους αντιστροφείς.
- Οι τεχνικές μοντελοποίησης που βασίζονται στην ανάλυση του αντιστροφέα παρέχουν υψηλή ακρίβεια με μικρούς χρόνους υπολογισμού (περίπου 2 τάξεις μεγέθους μικρότερους από τους κυκλωματικούς εξομοιωτές).

# Αντικείμενο της παρουσίασης

---

- Ανάπτυξη αναλυτικών μοντέλων χρονικής απόκρισης και κατανάλωσης ενέργειας του αντιστροφέα CMOS.
- Από τη μοντελοποίηση της χρονικής απόκρισης προκύπτουν αναλυτικές εκφράσεις για την καθυστέρηση και το χρόνο μετάβασης της τάσης εξόδου του αντιστροφέα.
- Η δυναμική κατανάλωση ενέργειας εξαρτάται μονάχα από το χωρητικό φορτίο και την τάση τροφοδοσίας και είναι εύκολο να αναλυθεί.
- Έτσι, δίνεται έμφαση στον υπολογισμό της κατανάλωσης ενέργειας βραχυκυκλώματος, που εξαρτάται από το χρόνο μετάβασης εισόδου, την τάση τροφοδοσίας, το φορτίο εξόδου και τα εσωτερικά χαρακτηριστικά του αντιστροφέα.
- Κατά την ανάπτυξη των μοντέλων, αποφεύγεται η χρήση αριθμητικών μεθόδων και δεδομένων που προέρχονται από προγενέστερες κυκλωματικές εξομοιώσεις, έτσι ώστε οι εκφράσεις που προκύπτουν να είναι απλές και να οδηγούν σε μικρό χρόνο υπολογισμού.


# Αντικείμενο της παρουσίασης

- Τα προτεινόμενα αναλυτικά μοντέλα παρουσιάζουν αυξημένη ακρίβεια επειδή εκτός από τις κύριες επιδράσεις:

- ◆ της κλίσης κυματομορφής εισόδου
- ◆ του χωρητικού φορτίου
- ◆ και του ρεύματος του τρανζίστορ φόρτισης ή εκφόρτισης,

συμπεριλαμβάνουν και τις επιδράσεις:

- ◆ του ρεύματος βραχυκυκλώματος
- ◆ και της χωρητικότητας σύζευξης εισόδου – εξόδου



- Η ακρίβεια αλλά και η ταχύτητα υπολογισμού του μοντέλου εξαρτάται από τις εξισώσεις που χρησιμοποιούνται για το ρεύμα υποδοχής των τρανζίστορ, οι οποίες πρέπει να είναι έγκυρες για τρανζίστορ μικρού μήκους καναλιού (submicron transistors).

# Αντικείμενο της παρουσίασης



---

- Ανάπτυξη μεθοδολογίας αναγωγής λογικών πυλών σε ισοδύναμους αντιστροφείς.
- Η αναγωγή βασίζεται στην ανάλυση της δυναμικής συμπεριφοράς των σειριακά και παράλληλα συνδεδεμένων τρανζίστορ, όταν λειτουργούν ως κλάδος φόρτισης ή εκφόρτισης του κόμβου εξόδου και ως κλάδος βραχυκυκλώματος.
- Κατά την αναγωγή λαμβάνονται υπόψη οι επιδράσεις:
  - ◆ του χωρητικού φορτίου εξόδου,
  - ◆ του χρόνου μετάβασης των εισόδων,
  - ◆ του αριθμού των εισόδων που βρίσκονται υπό μετάβαση,
  - ◆ της θέσης των εισόδων που βρίσκονται υπό μετάβαση,
  - ◆ του φαινομένου σώματος (body effect),
  - ◆ και των χωρητικότητων των εσωτερικών κόμβων.



# Ανάλυση του αντιστροφέα CMOS

- Φαινόμενο κορεσμού ταχύτητας φορέων (velocity saturation effect) σε τρανζίστορ υπομικρομέτρου (submicron transistors): Μη γραμμική σχέση μεταξύ της ταχύτητας φορέων και του ηλεκτρικού πεδίου καναλιού




- Το ρεύμα υποδοχής στην περιοχή κορεσμού δεν περιγράφεται με ακρίβεια χρησιμοποιώντας κλασσικές τετραγωνικές εξισώσεις όπου  $I_D \sim (V_{GS} - V_{TH})^2$

# Ανάλυση του αντιστροφέα CMOS

- Μοντελοποίηση του φαινομένου κορεσμού ταχύτητας φορέων με την εισαγωγή του δείκτη κορεσμού ταχύτητας φορέων  $\alpha$  ( $\alpha$ -power law MOS model):

$$I_D = I_{DO} \left( \frac{V_{GS} - V_T}{V_{DD} - V_T} \right)^\alpha, \quad V_{DS} > V'_{DO} \quad \text{Περιοχή κορεσμού}$$

$$I_D = \frac{I_{DO}}{V_{DO}} \left( \frac{V_{GS} - V_T}{V_{DD} - V_T} \right)^{\alpha/2} V_{DS}, \quad V_{DS} \leq V'_{DO} \quad \text{Γραμμική περιοχή}$$



$I_{DO}$ :  $I_D$  για  $V_{GS} = V_{DS} = V_{DD}$

$V_{DO}$ :  $V_{DS}$  για  $V_{GS} = V_{DD}$

$$V'_{DO} = V_{DO} \left( \frac{V_{GS} - V_T}{V_{DD} - V_T} \right)^{\alpha/2}$$


# Ανάλυση του αντιστροφέα CMOS

$$V_{in} = \begin{cases} 0, & t \leq 0 \\ V_{DD} \cdot (t/\tau), & 0 < t \leq \tau \\ V_{DD}, & t > \tau \end{cases}$$


$$-C_L \frac{dV_{out}}{dt} + C_M \left( \frac{dV_{in}}{dt} - \frac{dV_{out}}{dt} \right) + I_p - I_n = 0$$

$$\frac{dV_{out}}{dt} = \begin{cases} \frac{I_p - I_n}{C_L + C_M}, & t \leq 0 \text{ ή } t > \tau \\ \frac{c_m V_{DD}}{\tau} + \frac{I_p - I_n}{C_L + C_M}, & 0 < t \leq \tau \end{cases}$$

$$c_m = \frac{C_M}{C_L + C_M}$$



# Ανάλυση του αντιστροφέα CMOS



# Ανάλυση του αντιστροφέα CMOS

## ΚΑΤΗΓΟΡΙΑ Α: ΓΡΗΓΟΡΕΣ ΕΙΣΟΔΟΙ


**Περιοχή 1**,  $0 \leq x \leq n$ : NMOS  $\rightarrow$  αποκοπή, PMOS  $\rightarrow$  γραμμική  $A_{lp} = \frac{k_{lp} \tau}{V_{DD} (C_L + C_M)}$

•  $V_{GSP} = V_{TN} / 2$

$$u_{out} = 1 + c_m y_n^{-1} (1 - e^{-y_n x}), \quad y_n = A_{lp} \left(1 - p - \frac{n}{2}\right)^{\frac{\alpha_p}{2}}, \quad k_{lp} = \frac{I_{D0p}}{u_{dop} (1 - p)^{\alpha_p/2}}$$

**Περιοχή 2**,  $n \leq x \leq x_{satp}$ : NMOS  $\rightarrow$  περιοχή κόρου, PMOS  $\rightarrow$  γραμμική περιοχή

• Γραμμική προσέγγιση του ρεύματος του PMOS:  $I_p = I_{pmin} + S(x - n)$



# Ανάλυση του αντιστροφέα CMOS

$$u_{out} = 1 + c_m(x - n + R) + I_{pmin} d (x - n) + [S d (x - n)^2 / 2] - [A_{sn} (x - n)^{\alpha_n + 1}] / (\alpha_n + 1)$$

$$A_{sn} = \frac{k_{sn} \tau}{V_{DD} (C_L + C_M)} \quad k_{sn} = \frac{I_{D0n}}{(1 - n)^{\alpha_n}} \quad d = \frac{\tau}{V_{DD} (C_L + C_M)} \quad R = y_n^{-1} (1 - e^{-ny_n})$$

- Συνθήκη κόρου PMOS:  $1 - u_{out} = u'_{dop}$ . Το σημείο  $x_{satp}$  υπολογίζεται με τη βοήθεια αναπτυγμάτων Taylor δευτέρου βαθμού των  $u_{out}$  και  $u'_{dop}$  στο σημείο  $x = 1 - n - p$ .

**Περιοχή 3**,  $x_{satp} \leq x \leq 1 - p$ , NMOS, PMOS → περιοχή κόρου

$$u_{out} = u_{23} + c_m x - \frac{A_{sn}}{\alpha_n + 1} (x - n)^{\alpha_n + 1} - \frac{A_{sp}}{\alpha_p + 1} (1 - x - p)^{\alpha_p + 1}$$

**Περιοχή 4**,  $1 - p \leq x \leq 1$ , NMOS → περιοχή κόρου, PMOS → περιοχή αποκοπής

$$u_{out} = u_{23} + c_m x - \frac{A_{sn}}{\alpha_n + 1} (x - n)^{\alpha_n + 1}$$

**Περιοχή 5A**,  $1 \leq x \leq x_{satn}$ , NMOS → περιοχή κόρου, PMOS → περιοχή αποκοπής

$$u_{out} = u_{23} + c_m - \frac{A_{sn}}{\alpha_n + 1} (1 - n)^{\alpha_n + 1} - A_{sn} (1 - n)^{\alpha_n} (x - 1)$$

# Ανάλυση του αντιστροφέα CMOS

**Περιοχή 6**,  $x \geq x_{\text{satn}}$ , NMOS → γραμμική περιοχή, PMOS → περιοχή αποκοπής

$$u_{\text{out}} = u_{\text{don}} e^{-A_{\text{ln}} (1-n)^{\alpha_n/2} (x-x_{\text{satn}})}, \quad A_{\text{ln}} = \frac{k_{\text{ln}} \tau}{V_{\text{DD}} (C_L + C_M)}$$

- Το  $x_{\text{satn}}$  υπολογίζεται από την έκφραση της  $u_{\text{out}}$  στην Περιοχή 5A για  $u_{\text{out}} = u_{\text{don}}$

## ΚΑΤΗΓΟΡΙΑ Β: ΑΡΓΕΣ ΕΙΣΟΔΟΙ

**Περιοχή 5B**,  $x_{\text{satn}} \leq x \leq 1$ , NMOS → γραμμική περιοχή, PMOS → κόρος, αποκοπή

- Αμελητέα επίδραση του  $I_p$  στο διάστημα  $x_{\text{satn}} \leq x \leq 1-p$

$$u_{\text{out}} = u_{\text{satn}} e^{-\frac{2A_{\text{ln}}}{\alpha_n + 2} \left[ (x-n)^{(\alpha_n + 2)/2} - (x_{\text{satn}} - n)^{(\alpha_n + 2)/2} \right]}, \quad u_{\text{satn}} = u_{\text{don}} \left( \frac{x_{\text{satn}} - n}{1 - n} \right)^{\frac{\alpha_n}{2}}$$

**Περιοχή 6**,  $x \geq 1$ , NMOS → γραμμική περιοχή, PMOS → περιοχή αποκοπής

$$u_{\text{out}} = u_{[1]} e^{-A_{\text{ln}} (1-n)^{\alpha_n/2} (x-1)}$$

- Το  $x_{\text{satn}}$  υπολογίζεται από την έκφραση της  $u_{\text{out}}$  στην Περιοχή 4 ή 3 για  $u_{\text{out}} = u'_{\text{don}}$  με τη βοήθεια αναπτυγμάτων Taylor δευτέρου βαθμού

# Ανάλυση του αντιστροφέα CMOS

---

**Καθυστέρηση του αντιστροφέα:**  $t_{\text{DHL}} = t_{0.5} - (\tau / 2) = x_{0.5} \tau - (\tau / 2)$

- Υποκατηγορία  $A_1$ : Περιοχή 5A

$$x_{0.5} = \frac{c_m + u_{23} - 0.5}{A_{\text{sn}} (1 - n)^{\alpha_n}} + \frac{\alpha_n + n}{\alpha_n + 1}$$

- Κατηγορία A: Περιοχή 5A αν  $u_{[1]} \geq 0.5$  και Περιοχή 4 αν  $u_{[1]} \leq 0.5$

$$x_{0.5} = \frac{-y_1 - \sqrt{y_1^2 - 2y_2(2y_0 - 1)}}{2y_2}$$

- Κατηγορία B: Περιοχή 4 αν  $u_{[1-p]} \geq 0.5$  και Περιοχή 3 αν  $u_{[1-p]} \leq 0.5$

$$x_{0.5} = \frac{-w_1 - \sqrt{w_1^2 - 2w_2(2w_0 - 1)}}{2w_2}$$


- Υποκατηγορία  $B_1$ : Περιοχή 3

$y_i$  και  $w_i$ : συντελεστές αναπτύγματος Taylor της  $u_{\text{out}}$  στις περιοχές 4 και 3 αντίστοιχα.



# Ανάλυση του αντιστροφέα CMOS

Ενεργός χρόνος μετάβασης εξόδου αντιστροφέα:



$$\tau_{tr} = \frac{V_{DD}}{0.7 \left| \frac{dV_{out}}{dt} \right|_{t=t_{0.5}}} = \frac{\tau}{0.7 |s|}$$

$$s = \left. \frac{du_{out}}{dx} \right|_{x=x_{0.5}}$$

Περιοχή 5A:

$$s = -A_{sn} (1-n)^{\alpha_n}$$

Περιοχή 4:

$$s = c_m - A_{sn} (x_{0.5} - n)^{\alpha_n}$$

Περιοχή 3:


$$s = c_m - A_{sn} (x_{0.5} - n)^{\alpha_n} + A_{sp} (1 - x_{0.5} - p)^{\alpha_p}$$

# Ανάλυση του αντιστροφέα CMOS

## Κατανάλωση ενέργειας αντιστροφέα CMOS:

- Στατική (ρεύμα διαρροής διάχυσης-υποστρώματος, υποκατωφλίου, πύλης)
- Δυναμική (φόρτιση και εκφόρτιση χωρητικού φορτίου)
- Βραχυκυκλώματος (αγώγιμο μονοπάτι  $V_{DD}$ -γείωση κατά τη μεταγωγή)

## Δυναμική κατανάλωση ενέργειας:



- Υπολογίζεται εύκολα.
- Δεν εξαρτάται από τα εσωτερικά χαρακτηριστικά της πύλης, και την κλίση κυματομορφής εισόδου.

$$I_{DD} = C_L \frac{dV_{out}}{dt}$$

$$E_D^{0 \rightarrow 1} = V_{DD} \int_0^{\tau_{tr}} I_{DD} dt = V_{DD} \int_0^{V_{DD}} C_L dV_{out} = C_L V_{DD}^2$$

$$E_D^{1 \rightarrow 0} = 0$$



# Ανάλυση του αντιστροφέα CMOS

Κατανάλωση ενέργειας βραχυκυκλώματος: Συμπεριλαμβάνονται οι επιδράσεις της  $C_M$  και του ρεύματος διαμέσου της  $C_{gsp}$  του τρανζίστορ βραχυκυκλώματος:

$$E_{SC}^{1 \rightarrow 0} = V_{DD} \int_{x_2}^{x_3} I_{SC} \tau dx$$

$$I_{SC} = I_p - I_{C_{gsp}}$$


$$I_{C_{gsp}} = C_{gsp} \frac{dV_{in}}{dt} = C_{gsp} \frac{V_{DD}}{\tau}$$



$$E_{sc}^{1 \rightarrow 0} = \frac{V_{DD}}{2} (x_{satp} - x_2) \left[ (x_{satp} + x_2 - 2x_1) S' - \frac{2C_{gsp} V_{DD}}{\tau} \right] +$$

$$\frac{V_{DD} k_{sp} \tau}{(\alpha_p + 1)} \left[ (1 - p - x_{satp})^{\alpha_p + 1} - (1 - p - x_3)^{\alpha_p + 1} \right] - C_{gsp} V_{DD}^2 (x_3 - x_{satp})$$

# Ανάλυση του αντιστροφέα CMOS





ΠΑΡΑΜΕΤΡΟΙ	NMOS	PMOS
L ( $\mu m$ )	0.8	0.8
W ( $\mu m$ )	4	6.55
$I_{DO}$ (mA)	1.72	1.72
$\alpha$	1.245	1.37
$ V_T $ (V)	0.844	0.734
$ V_{DO} $ (V)	1.30	2.45




$$V_{DD} = 5 \text{ V}$$

$$C_L = 0.2 \text{ pF}$$



# Ανάλυση του αντιστροφέα CMOS



# Ανάλυση του αντιστροφέα CMOS



# Ανάλυση του αντιστροφέα CMOS



# Αναγωγή στατικών πυλών σε ισοδύναμους αντιστροφείς

---

- Η αναγωγή περιλαμβάνει τη μοντελοποίηση:
  - ◆ των σειριακά συνδεδεμένων τρανζίστορ όταν λειτουργούν ως κλάδος φόρτισης ή εκφόρτισης της εξόδου των πυλών
  - ◆ των σειριακά συνδεδεμένων τρανζίστορ όταν λειτουργούν ως κλάδος βραχυκυκλώματος των πυλών
  - ◆ των παράλληλα συνδεδεμένων τρανζίστορ
  - ◆ και της περίπτωσης χρονικά επικαλυπτόμενων εισόδων
- Κατά την αναγωγή λαμβάνονται υπόψη οι επιδράσεις:
  - ◆ του χωρητικού φορτίου εξόδου
  - ◆ του χρόνου μετάβασης των εισόδων
  - ◆ του αριθμού των εισόδων που βρίσκονται υπό μετάβαση
  - ◆ της θέσης των εισόδων που βρίσκονται υπό μετάβαση
  - ◆ του φαινομένου σώματος (body effect)
  - ◆ και των χωρητικότητων των εσωτερικών κόμβων



# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- Εναλλακτικές εξισώσεις μοντέλου δύναμης  $\alpha$  που περιέχουν το πλάτος καναλιού:

Περιοχή κόρου:

$$I_D = P_C (W / L) (V_{GS} - V_T)^\alpha, \quad V_{DS} > V'_{DO}$$

Γραμμική περιοχή:

$$I_D = P_L (W / L) (V_{GS} - V_T)^{\alpha/2} V_{DS}, \quad V_{DS} \leq V'_{DO}$$


$$V'_{DO} = P_V (V_{GS} - V_T)^{\alpha/2}$$

- Φαινόμενο σώματος (body effect):

$$V_T = V_{TO} + \gamma \left( \sqrt{2\phi_b + V_{SB}} - \sqrt{2\phi_b} \right) \rightarrow$$

$$V_T = V_{TO} + \gamma_1 V_{SB}$$

- Αναλύεται μια NAND πύλη N-εισόδων. Οι NOR πύλες αναλύονται συμμετρικά.
- Αρχικά εξετάζεται η χειρότερη (από άποψη καθυστέρησης) περίπτωση: ταυτόχρονες μεταβάσεις σε όλες τις εισόδους.




# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- $t_{ON}$ : χρόνος έναρξης αγωγής αλυσίδας  
 $V_{ON}$ : τάση κόμβου A για  $t = t_{ON}$
- $M_1$ : περιοχή κόρου έως  $t = t_{satn1}$  και στη συνέχεια γραμμική περιοχή
- $M_2 - M_N$ : μόνιμα στη γραμμική περιοχή
- Περιοχή οροπεδίου  $[\tau, t_{satn1}]$  όταν  $t_{satn1} \geq \tau$  (μετάβαση εισόδων ταχύτερη από μετάβαση εξόδου)
- Η  $V_A$  θεωρείται γραμμική στο διάστημα  $[t_{ON}, \tau]$ :

$$V_A = V_{ON} + \left( \frac{V_P - V_{ON}}{\tau - t_{ON}} \right) (t - t_{ON})$$

- Για να υπολογιστεί το  $W_{eq}$  πρέπει πρώτα να υπολογιστούν η τάση οροπεδίου  $V_P$  και οι τιμές  $t_{ON}$  και  $V_{ON}$ .




# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- Υπολογισμός τάσης οροπεδίου:

$$\frac{1}{W_K} = \frac{1}{W_2} + \frac{1}{W_3} + \dots + \frac{1}{W_N}, \quad I_{D1} = I_{DK} \rightarrow$$

$$P_C \frac{W_1}{L} [V_{DD} - V_{TON} - (1 + \gamma_1) V_P]^{\alpha_1} = P_L \frac{W_K}{L} (V_{DD} - \bar{V}_{TK})^{\alpha_k/2} V_P$$

$$\bar{V}_{TK} = \left( \sum_{i=1}^{N-1} V_{TON} + \gamma_1 V_{Si} \right) / (N-1), \quad V_{Si} = \frac{(N-i)(V_{DD} - V_{TON})}{2N}, \quad \theta = \frac{V_{DD}(N-1)}{2N}$$





- Υπολογισμός  $t_{ON}$  και  $V_{ON}$ :

$$I_{C_{mi}} = I_{C_{ni}} \rightarrow V_i = \frac{C_{mi} V_{DD}}{(C_{mi} + C_{ni}) \tau} t$$

$$V_{GSi}[t_i] - V_{Ti}[t_i] = 0 \rightarrow$$

$$t_i = \frac{[V_{TON} + (1 + \gamma_1) V_{i+1}[t_{i+1}]] \tau}{V_{DD}},$$

$$V_{ON} = \frac{C_{m2} V_{DD}}{(C_{m2} + C_{n2}) \tau} t_2$$



# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- Υπολογισμός  $W_{eq}$ : Δύο περιπτώσεις  $\rightarrow t_{satn1} \geq \tau$  και  $t_{satn1} \leq \tau$ .

## ♦ Περίπτωση 1:

$$I_{D1} = P_C \frac{W_1}{L} \left[ V_{in} - V_{TOn} - (1 + \gamma_1) V_A \right]^{\alpha_1} \rightarrow$$

$$I_{D1} = \frac{P_C}{L} \left[ W_1 \left[ 1 - \frac{(1 + \gamma_1) V_A}{V_{in} - V_{TOn}} \right]^{\alpha_1} (V_{in} - V_{TOn})^{\alpha_1} \right] \rightarrow \boxed{W_{eq}}$$

Περιοχή A:

$$t = (\tau + t_{ON}) / 2$$

Περιοχή Οροπεδίου:

$$V_A = V_P, V_{in} = V_{DD}$$

Περιοχή B  $\rightarrow I_{D1} = P_L (W_1 / L) \left( V_{DD} - V_{TOn} - (1 + \gamma_1) V_A \right)^{\alpha_1 / 2} (V_{out} - V_A)$

$$V_A = \frac{N}{N-1} V_{out} \rightarrow W(t) = \frac{W_1}{N} \left[ 1 - \frac{(N-1)(1 + \gamma_1) V_{out}}{N(V_{DD} - V_{TOn})} \right]^{\alpha_1 / 2}$$



$$W_{eq} = 0.6 \left( W[t = t_{satn1}] + W[t = t_{V_{out} = 0}] \right)$$

Υπολογισμός του  $t_{satn1}$  από την Περιοχή 5A του αντιστροφέα:

$$V_{out} - V_P = P_V \left[ V_{DD} - V_{TOn} - (1 + \gamma_1) V_P \right]^{\alpha_1 / 2}$$

# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

## ◆ Περίπτωση 2:



Περιοχή Α:  $t = (t_{ON} + t'_{satn1}) / 2$ ,  $t'_{satn1}$  για μηδενικό ρεύμα βραχυκυκλώματος.

$$C_L \frac{dV_{out}}{dt} = -P_C \frac{W_1}{L} \left[ V_{in} - V_{TON} - (1 + \gamma_1) V_A \right]^{\alpha_1}, \quad V_{out} - V_A = P_V \left[ V_{in} - V_{TON} - (1 + \gamma_1) V_A \right]^{\alpha_1/2}$$

Περιοχή Β:

$$W(t) = \frac{W_1}{N} \left[ 1 - \frac{(N-1)(1+\gamma_1)V_{out}}{N(V_{in} - V_{TON})} \right]^{\alpha_1/2} \quad W_{eq} = 0.6 \left( W[t = t_{satn1}] + W[t = t_{V_{out}=0}] \right)$$

$t_{satn1}$  από την Περιοχή 3 ή 4 του αντιστροφέα

# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- **Επίδραση αριθμού και θέσης εισόδων υπό μετάβαση:**

- ◆ Τα τρανζίστορ με μετάβαση στην είσοδο παρουσιάζουν μικρότερη αγωγιμότητα από εκείνα που είναι σε κατάσταση μόνιμης αγωγής (λόγω μικρότερης  $V_G$ ).
- ◆ Όταν η μετάβαση εισόδων είναι αρκετά ταχύτερη από τη μετάβαση εξόδου, η περίπτωση μετάβασης στις εισόδους που βρίσκονται πλησιέστερα στην έξοδο παρουσιάζει γρηγορότερη εκφόρτιση (λόγω των εσωτερικών χωρητικότητων).
- ◆ Όσο η μετάβαση εισόδων γίνεται βραδύτερη από εκείνη της εξόδου, η περίπτωση μετάβασης σε εισόδους κοντά στη γείωση οδηγεί σε γρηγορότερη εκφόρτιση, λόγω της μικρότερης  $V_T$  και της μεγαλύτερης  $V_{GS}$  των αντίστοιχων τρανζίστορ.
- ◆ Οι κυματομορφές εξόδου για διάφορους συνδυασμούς μεταβάσεων εισόδων παρουσιάζουν παράλληλη μετατόπιση ανάλογα με τις εισόδους υπό μετάβαση.

Συνεπώς  $\rightarrow W_{eq} = m \times W_{eq-worst}$  ( $m > 1$ ). Ο συντελεστής  $m$  εξαρτάται από:


- ◆ Θέση και αριθμό εισόδων υπό μετάβαση  $W: 1/W = 1/W_1 + \dots + 1/W_N$
- ◆ Σχέση κυματομορφών εισόδου και εξόδου  $\rightarrow G = (I_{DON} \tau) / (C_L V_{DD})$ .

# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

- Κυκλωματικές εξομοιώσεις έχουν δείξει ότι ο  $m$  εξαρτάται εκθετικά από το  $G$ :

$$m = m_{vf} + (m_{vs} - m_{vf}) [1 - e^{-d(G-0.2)}]$$

Είσοδοι υπό μετάβαση	$m_{vf}$		$m_{vs}$	
	Αριθμός εισόδων (N)			
	3	2	3	2
1	1.12	1.07	1.41	1.29
2	1.06	1.02	1.65	1.60
1, 2	1.03	1	1.12	1
3	1.03		2.07	
1, 3	1.09		1.15	
2, 3	1.02		1.29	
1, 2, 3	1		1	



# Σειριακά τρανζίστορ ως κλάδος φόρτισης ή εκφόρτισης

---

- Υπολογισμός ισοδύναμης εισόδου για χρονικά επικαλυπτόμενες εισόδους:
  - ◆ Η ισοδύναμη είσοδος καθορίζεται από τον κλάδο που μεταφέρει το ρεύμα φόρτισης ή εκφόρτισης και το ρεύμα βραχυκυκλώματος. Η ταχύτητα φόρτισης ή εκφόρτισης καθορίζεται κυρίως από τις εισόδους με την πιο αργή μετάβαση.
  - ◆ Ισοδύναμος χρόνος εκκίνησης:  $t_0 = \max (t_1, t_2, \dots t_N)$ . Οι εισοδοί (k) που έχουν ξεπεράσει τα  $2/3V_{DD}$  όταν η μετάβαση που τελειώνει τελευταία φτάνει στο λογικό κατώφλι  $V_{DD}/2$ , θεωρούνται σταθερές στη τιμή  $V_{DD}$ .

Ισοδύναμος χρόνος μετάβασης:

$$\tau = \frac{\sum_{i=1}^m \left( 1 - \frac{V_i [t = t_0]}{V_{DD}} \right) (t_{\text{endi}} - t_0)}{m}$$

$$m = N - k$$



# Σειριακά τρανζίστορ ως κλάδος βραχυκυκλώματος

- Με εξαίρεση των εσωτερικών χωρητικοτήτων, η τάση εξόδου δεν εξαρτάται από τη θέση των υπό μετάβαση εισόδων, αλλά μόνο από το πλήθος τους

$$W_{eq} = q W_L, \quad \frac{1}{W_L} = \frac{1}{W_1} + \frac{1}{W_2} + \dots + \frac{1}{W_N}.$$


Αριθμός εισόδων υπό μετάβαση	q	
	Αριθμός εισόδων	
	3	2
1	1.72	1.58
2	1.31	1.11
3	1.08	

- Λόγω των εσωτερικών χωρητικοτήτων η φόρτιση είναι αργότερη για μετάβαση εισόδων που βρίσκονται κοντά στη γείωση. ( $C'_L = C_L + C_O$ )

$$C_O = \left( \sum_{i=1}^k r_i C_i \right) - r_k C_{gdk}, \quad r_i = \frac{N+1-i}{N}$$


$$C_i = C_{gdi} + C_{gsi-1} + C_{ni}$$

k: υποδοχή του 1ου τρανζίστορ  $M_k$  με μετάβαση στην είσοδο



# Σειριακά τρανζίστορ ως κλάδος βραχυκυκλώματος

- **Ισοδύναμη χωρητικότητα σύζευξης εισόδου–εξόδου:**



$$C_{MN} = \sum_{i=1}^m C_{MNi}$$

$m$ : αριθμός εισόδων υπό μετάβαση

$$C_{MNk} = r_k C_{gdk} + r_{k+1} C_{gsk}$$

$$r_k = \frac{N+1-k}{N}$$

$k$ : ακροδέκτης υποδοχής του τρανζίστορ ( $M_k$ ) με μετάβαση στην είσοδο



- Η **ισοδύναμη χωρητικότητα εισόδου-γείωσης** (ή **τροφοδοσίας γείωσης** όταν πρόκειται για PMOS) που απαιτείται για τον υπολογισμό της ενέργειας βραχυκυκλώματος υπολογίζεται με παρόμοιο τρόπο.

## Παράλληλα συνδεδεμένα τρανζίστορ



---

- $W_{eq} = \sum_{i=1}^m W_i$ ,  $m \leq N$ : αριθμός των τρανζίστορ με μετάβαση στην είσοδο.
- Για χρονικά επικαλυπτόμενες μεταβάσεις εισόδων:  $W_{eq} = \sum_{i=1}^m S_i W_i$
- $S_i = 0$ : για τρανζίστορ των οποίων η είσοδος αρχίζει να μεταβαίνει μετά το χρονικό σημείο όπου η είσοδος με την ταχύτερη μετάβαση φτάνει στην τελική της τιμή.
- Η φόρτιση ή εκφόρτιση αρχίζει με την έναρξη μετάβασης σε μια είσοδο.  
Ισοδύναμος χρόνος εκκίνησης:  $t_0 = \min(t_1, t_2, \dots, t_m)$
- Το τρανζίστορ με την ταχύτερη μετάβαση στην είσοδο έχει τη μεγαλύτερη συμμετοχή στη φόρτιση ή εκφόρτιση.  $\tau = \min(t_{end1} - t_0, t_{end2} - t_0, \dots, t_{endm} - t_0)$
- Το  $W_{eq}$  είναι μια μη γραμμική συνάρτηση των χρόνων μετάβασης των  $m$  εισόδων που προσεγγίζεται από μια εκθετική συνάρτηση:  
$$S_i = e^{-1.5 [(t_{endi} - t_0) - \tau]}$$
- Για το τρανζίστορ με την ταχύτερη μετάβαση  $S_i = 1$  ενώ για τα υπόλοιπα  $S_i < 1$ .
- Κλάδος βραχυκυκλώματος:  $W_{eq}$  χωρίς  $S_i$  αλλά με ισοδύναμη είσοδο από σειριακά τρανζίστορ.



# Χρονική απόκριση πυλών





# Χρονική απόκριση πυλών





# Καθυστέρηση πυλών



# Καθυστέρηση πυλών



# Ενέργεια βραχυκυκλώματος πυλών





# Συμπεράσματα

---

- Αναπτύχθηκαν αναλυτικά μοντέλα χρονικής απόκρισης και κατανάλωσης ενέργειας του αντιστροφέα CMOS, για τεχνολογίες υπομικρομέτρου.
- Με βάση την μοντελοποίηση της χρονικής απόκρισης, παράχθηκαν αναλυτικές εκφράσεις για την καθυστέρηση και το χρόνο μετάβασης εξόδου του αντιστροφέα.
- Δόθηκε έμφαση στη μοντελοποίηση της κατανάλωσης ενέργειας βραχυκυκλώματος, που εξαρτάται από το χρόνο μετάβασης εισόδου, την τάση τροφοδοσίας, το χωρητικό φορτίο και τα εσωτερικά χαρακτηριστικά του αντιστροφέα.
- Με σκοπό την αυξημένη ακρίβεια, συμπεριλήφθησαν οι επιδράσεις του ρεύματος βραχυκυκλώματος και της χωρητικότητας σύζευξης εισόδου-εξόδου.
- Με σκοπό το μειωμένο χρόνο υπολογισμού, αποφεύχθηκε η χρήση αριθμητικών μεθόδων και δεδομένων από προγενέστερες κυκλωματικές εξομοιώσεις.
- Αναπτύχθηκε μεθοδολογία αναγωγής στατικών πυλών CMOS σε ισοδύναμους αντιστροφείς, η οποία βασίστηκε στην ανάλυση της δυναμικής συμπεριφοράς των σειριακά και παράλληλα συνδεδεμένων τρανζίστορ.
- Κατά την αναγωγή συμπεριλήφθησαν οι επιδράσεις όλων των σημαντικών παραγόντων που επηρεάζουν τη λειτουργία των στατικών πυλών.

# Επεκτάσεις

---

- Μοντελοποίηση σύνθετων στατικών πυλών CMOS που περιλαμβάνουν συνδυασμό από σειριακά και παράλληλα συνδεδεμένα τρανζίστορ, στους κλάδους φόρτισης ή εκφόρτισης και βραχυκυκλώματος.
- Μοντελοποίηση πυλών δυναμικής λογικής (π.χ. Domino logic).
- Μοντελοποίηση στατικών πυλών που αποτελούνται από τρανζίστορ περάσματος (pass transistors).
- Μοντελοποίηση επίδρασης των γραμμών σύνδεσης στη χρονική απόκριση των πυλών, για τεχνολογίες πολύ μικρού μήκους καναλιού (deep-submicron technologies).